|
||||||
Progettazione FirmwareLogicLab s.r.l. si occupa di progettazione firmware per componenti elettronici fornendo soluzioni per qualsiasi tipo di piattaforma (µP, µC, DSP, FPGA, CPLD...) utilizzando i più moderni sistemi di sviluppo. La progettazione firmware va dalle piccole piattaforme a microcontrollore fino a complesse architetture multiprocessore. In particolare, LogicLab si è specializzata nello sviluppo firmware e software di applicazioni embedded Real Time. A tal fine vengono utilizzati sistemi operativi tra cui RTEMS, VxWorks, AMX, Nucleus. In particolare negli ultimi anni LogicLab ha acquisiti unelevata competenza nello sviluppo di applicazioni utilizzanti il sistema operativo RTEMS. LogicLab negli ultimi anni ha esteso la propria collaborazioni ad altri gruppi internazionali di progettazione che utilizzano RTEMS e partecipa attivamente alla sviluppo delle nuove versioni del sistema operativo. LogicLab ha infatti sviluppato diversi board support per i microprocessori della famiglia Freescale MCF5272, MCF5373, MCF5282, MCF5206e. Nello sviluppo dei propri prodotti, LogicLab ha utilizzato RTEMS in maniera estesa sviluppando firmware che prevedono oltre 100 task attivi contemporaneamente interrotti da più 20 sorgenti interrupt anchesse gestite internamente dal sistema operativo (interrupt handler). Tutti prodotti LogicLab sono equipaggiati con interfaccia ethernet 10/100 BASE-TX e/o 100BASE-FX che utilizza lo stack TCP/IP di RTEMS e principali servizi di cui questo è dotato (ftp, NTP, RPC, VPN, Web Server). LogicLab è dotata di una serie di emulatori RealTime di ultima generazione (Lauterbach, Spectrum Digital, Texas Instruments) che permettono lo sviluppo e il debug delle applicazioni in maniera estremamente rapida ed efficiente. Particolare rilevanza viene dato al testing in modo tale da garantire unelevata affidabilità del prodotto.
|
||||||
İ LogicLab s.r.l. - Partita IVA 13218590159 - via della valle 67 - 20841 Carate Brianza (MB) - Tel (+39) 0362.805287 - Fax (+39) 0362.1914102 - info@logiclab.it |
||||||
|
||||||